forked from Imagelibrary/rtems
ab8817ca03
Add directives to get and set the priority of an interrupt vector. Implement the directives for the following BSP families: * arm/lpc24xx * arm/lpc32xx * powerpc/mpc55xxevb * powerpc/qoriq Implement the directives for the following interrupt controllers: * GICv2 and GICv3 (arm and aarch64) * NVIC (arm) * PLIC (riscv) Update #5002.
454 lines
13 KiB
C
454 lines
13 KiB
C
/* SPDX-License-Identifier: BSD-2-Clause */
|
|
|
|
/**
|
|
* @file
|
|
*
|
|
* @ingroup RTEMSBSPsPowerPCQorIQInterrupt
|
|
*
|
|
* @brief Interrupt API.
|
|
*/
|
|
|
|
/*
|
|
* Copyright (C) 2010, 2015 embedded brains GmbH & Co. KG
|
|
*
|
|
* Redistribution and use in source and binary forms, with or without
|
|
* modification, are permitted provided that the following conditions
|
|
* are met:
|
|
* 1. Redistributions of source code must retain the above copyright
|
|
* notice, this list of conditions and the following disclaimer.
|
|
* 2. Redistributions in binary form must reproduce the above copyright
|
|
* notice, this list of conditions and the following disclaimer in the
|
|
* documentation and/or other materials provided with the distribution.
|
|
*
|
|
* THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
|
|
* AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
|
|
* IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
|
|
* ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
|
|
* LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
|
|
* CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
|
|
* SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
|
|
* INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
|
|
* CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
|
|
* ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
|
|
* POSSIBILITY OF SUCH DAMAGE.
|
|
*/
|
|
|
|
#ifndef LIBBSP_POWERPC_QORIQ_IRQ_H
|
|
#define LIBBSP_POWERPC_QORIQ_IRQ_H
|
|
|
|
#include <bsp.h>
|
|
|
|
#ifdef __cplusplus
|
|
extern "C" {
|
|
#endif /* __cplusplus */
|
|
|
|
#ifdef QORIQ_IS_HYPERVISOR_GUEST
|
|
|
|
#define BSP_INTERRUPT_VECTOR_COUNT 1024
|
|
|
|
#else /* !QORIQ_IS_HYPERVISOR_GUEST */
|
|
|
|
#define QORIQ_IRQ_ERROR 0
|
|
|
|
#if QORIQ_CHIP_IS_T_VARIANT(QORIQ_CHIP_VARIANT)
|
|
|
|
#define QORIQ_IRQ_PCI_EXPRESS_1 4
|
|
#define QORIQ_IRQ_PCI_EXPRESS_2 5
|
|
#define QORIQ_IRQ_PCI_EXPRESS_3 6
|
|
#define QORIQ_IRQ_PCI_EXPRESS_4 7
|
|
#define QORIQ_IRQ_PAMU 8
|
|
#define QORIQ_IRQ_IFC 9
|
|
#define QORIQ_IRQ_DMA_CHANNEL_1_1 12
|
|
#define QORIQ_IRQ_DMA_CHANNEL_1_2 13
|
|
#define QORIQ_IRQ_DMA_CHANNEL_1_3 14
|
|
#define QORIQ_IRQ_DMA_CHANNEL_1_4 15
|
|
#define QORIQ_IRQ_DMA_CHANNEL_2_1 16
|
|
#define QORIQ_IRQ_DMA_CHANNEL_2_2 17
|
|
#define QORIQ_IRQ_DMA_CHANNEL_2_3 18
|
|
#define QORIQ_IRQ_DMA_CHANNEL_2_4 19
|
|
#define QORIQ_IRQ_DUART_1 20
|
|
#define QORIQ_IRQ_DUART_2 21
|
|
#define QORIQ_IRQ_DUARL_I2C_1 22
|
|
#define QORIQ_IRQ_DUARL_I2C_2 23
|
|
#define QORIQ_IRQ_PCI_EXPRESS_1_INTA 24
|
|
#define QORIQ_IRQ_PCI_EXPRESS_2_INTA 25
|
|
#define QORIQ_IRQ_PCI_EXPRESS_3_INTA 26
|
|
#define QORIQ_IRQ_PCI_EXPRESS_4_INTA 27
|
|
#define QORIQ_IRQ_USB_1 28
|
|
#define QORIQ_IRQ_USB_2 29
|
|
#define QORIQ_IRQ_ESDHC 32
|
|
#define QORIQ_IRQ_PERF_MON 36
|
|
#define QORIQ_IRQ_ESPI 37
|
|
#define QORIQ_IRQ_GPIO_2 38
|
|
#define QORIQ_IRQ_GPIO_1 39
|
|
#define QORIQ_IRQ_SATA_1 52
|
|
#define QORIQ_IRQ_SATA_2 53
|
|
#define QORIQ_IRQ_DMA_CHANNEL_1_5 60
|
|
#define QORIQ_IRQ_DMA_CHANNEL_1_6 61
|
|
#define QORIQ_IRQ_DMA_CHANNEL_1_7 62
|
|
#define QORIQ_IRQ_DMA_CHANNEL_1_8 63
|
|
#define QORIQ_IRQ_DMA_CHANNEL_2_5 64
|
|
#define QORIQ_IRQ_DMA_CHANNEL_2_6 65
|
|
#define QORIQ_IRQ_DMA_CHANNEL_2_7 66
|
|
#define QORIQ_IRQ_DMA_CHANNEL_2_8 67
|
|
#define QORIQ_IRQ_EVENT_PROC_UNIT_1 68
|
|
#define QORIQ_IRQ_EVENT_PROC_UNIT_2 69
|
|
#define QORIQ_IRQ_GPIO_3 70
|
|
#define QORIQ_IRQ_GPIO_4 71
|
|
#define QORIQ_IRQ_SEC_5_2_JOB_QUEUE_1 72
|
|
#define QORIQ_IRQ_SEC_5_2_JOB_QUEUE_2 73
|
|
#define QORIQ_IRQ_SEC_5_2_JOB_QUEUE_3 74
|
|
#define QORIQ_IRQ_SEC_5_2_JOB_QUEUE_4 75
|
|
#define QORIQ_IRQ_SEC_5_2_GLOBAL_ERROR 76
|
|
#define QORIQ_IRQ_SEC_MON 77
|
|
#define QORIQ_IRQ_EVENT_PROC_UNIT_3 78
|
|
#define QORIQ_IRQ_EVENT_PROC_UNIT_4 79
|
|
#define QORIQ_IRQ_FRAME_MGR 80
|
|
#define QORIQ_IRQ_MDIO_1 84
|
|
#define QORIQ_IRQ_MDIO_2 85
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_0 88
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_0 89
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_1 90
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_1 91
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_2 92
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_2 93
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_3 94
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_3 95
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_4 96
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_4 97
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_5 98
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_5 99
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_6 100
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_6 101
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_7 102
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_7 103
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_8 104
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_8 105
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_9 106
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_9 107
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_10 109
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_10 109
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_11 110
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_11 111
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_12 112
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_12 113
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_13 114
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_13 115
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_14 116
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_14 117
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_15 118
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_15 119
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_16 120
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_16 121
|
|
#define QORIQ_IRQ_QUEUE_MGR_PORTAL_17 122
|
|
#define QORIQ_IRQ_BUFFER_MGR_PORTAL_17 123
|
|
#define QORIQ_IRQ_DMA_CHANNEL_3_1 240
|
|
#define QORIQ_IRQ_DMA_CHANNEL_3_2 241
|
|
#define QORIQ_IRQ_DMA_CHANNEL_3_3 242
|
|
#define QORIQ_IRQ_DMA_CHANNEL_3_4 243
|
|
#define QORIQ_IRQ_DMA_CHANNEL_3_5 244
|
|
#define QORIQ_IRQ_DMA_CHANNEL_3_6 245
|
|
#define QORIQ_IRQ_DMA_CHANNEL_3_7 246
|
|
#define QORIQ_IRQ_DMA_CHANNEL_3_8 247
|
|
|
|
#define QORIQ_IRQ_EXT_BASE 256
|
|
|
|
#else /* QORIQ_CHIP_VARIANT */
|
|
|
|
/**
|
|
* @defgroup QoriqInterruptP1020 QorIQ - P1020 Internal Interrupt Sources
|
|
*
|
|
* @ingroup RTEMSBSPsPowerPCQorIQInterrupt
|
|
*
|
|
* @brief P1020 internal interrupt sources.
|
|
*
|
|
* @{
|
|
*/
|
|
|
|
#define QORIQ_IRQ_ETSEC_TX_1_GROUP_1 1
|
|
#define QORIQ_IRQ_ETSEC_RX_1_GROUP_1 2
|
|
#define QORIQ_IRQ_ETSEC_ER_1_GROUP_1 8
|
|
#define QORIQ_IRQ_ETSEC_TX_3_GROUP_1 9
|
|
#define QORIQ_IRQ_ETSEC_RX_3_GROUP_1 10
|
|
#define QORIQ_IRQ_ETSEC_ER_3_GROUP_1 11
|
|
#define QORIQ_IRQ_ETSEC_TX_2_GROUP_1 35
|
|
#define QORIQ_IRQ_ETSEC_RX_2_GROUP_1 36
|
|
#define QORIQ_IRQ_TDM 46
|
|
#define QORIQ_IRQ_TDM_ERROR 47
|
|
#define QORIQ_IRQ_ETSEC_ER_2_GROUP_1 51
|
|
|
|
/** @} */
|
|
|
|
/**
|
|
* @defgroup QoriqInterruptP2020 QorIQ - P2020 Internal Interrupt Sources
|
|
*
|
|
* @ingroup RTEMSBSPsPowerPCQorIQInterrupt
|
|
*
|
|
* @brief P2020 internal interrupt sources.
|
|
*
|
|
* @{
|
|
*/
|
|
|
|
#define QORIQ_IRQ_L2_CACHE 0
|
|
#define QORIQ_IRQ_ECM 1
|
|
#define QORIQ_IRQ_DDR_CONTROLLER 2
|
|
#define QORIQ_IRQ_PCI_EXPRESS_3 8
|
|
#define QORIQ_IRQ_PCI_EXPRESS_2 9
|
|
#define QORIQ_IRQ_PCI_EXPRESS_1 10
|
|
#define QORIQ_IRQ_SRIO_ERR_WRT_1_2 32
|
|
#define QORIQ_IRQ_SRIO_OUT_DOORBELL_1 33
|
|
#define QORIQ_IRQ_SRIO_IN_DOORBELL_1 34
|
|
#define QORIQ_IRQ_SRIO_OUT_MSG_1 37
|
|
#define QORIQ_IRQ_SRIO_IN_MSG_1 38
|
|
#define QORIQ_IRQ_SRIO_OUT_MSG_2 39
|
|
#define QORIQ_IRQ_SRIO_IN_MSG_2 40
|
|
|
|
/** @} */
|
|
|
|
/**
|
|
* @defgroup QoriqInterruptAll QorIQ - Internal Interrupt Sources
|
|
*
|
|
* @ingroup RTEMSBSPsPowerPCQorIQInterrupt
|
|
*
|
|
* @brief Internal interrupt sources.
|
|
*
|
|
* @{
|
|
*/
|
|
|
|
#define QORIQ_IRQ_ELBC 3
|
|
#define QORIQ_IRQ_DMA_CHANNEL_1_1 4
|
|
#define QORIQ_IRQ_DMA_CHANNEL_2_1 5
|
|
#define QORIQ_IRQ_DMA_CHANNEL_3_1 6
|
|
#define QORIQ_IRQ_DMA_CHANNEL_4_1 7
|
|
#define QORIQ_IRQ_USB_1 12
|
|
#define QORIQ_IRQ_ETSEC_TX_1 13
|
|
#define QORIQ_IRQ_ETSEC_RX_1 14
|
|
#define QORIQ_IRQ_ETSEC_TX_3 15
|
|
#define QORIQ_IRQ_ETSEC_RX_3 16
|
|
#define QORIQ_IRQ_ETSEC_ER_3 17
|
|
#define QORIQ_IRQ_ETSEC_ER_1 18
|
|
#define QORIQ_IRQ_ETSEC_TX_2 19
|
|
#define QORIQ_IRQ_ETSEC_RX_2 20
|
|
#define QORIQ_IRQ_ETSEC_ER_2 24
|
|
#define QORIQ_IRQ_DUART_1 26
|
|
#define QORIQ_IRQ_I2C 27
|
|
#define QORIQ_IRQ_PERFORMANCE_MONITOR 28
|
|
#define QORIQ_IRQ_SECURITY_1 29
|
|
#define QORIQ_IRQ_USB_2 30
|
|
#define QORIQ_IRQ_GPIO 31
|
|
#define QORIQ_IRQ_SECURITY_2 42
|
|
#define QORIQ_IRQ_ESPI 43
|
|
#define QORIQ_IRQ_ETSEC_IEEE_1588_1 52
|
|
#define QORIQ_IRQ_ETSEC_IEEE_1588_2 53
|
|
#define QORIQ_IRQ_ETSEC_IEEE_1588_3 54
|
|
#define QORIQ_IRQ_ESDHC 56
|
|
#define QORIQ_IRQ_DMA_CHANNEL_1_2 60
|
|
#define QORIQ_IRQ_DMA_CHANNEL_2_2 61
|
|
#define QORIQ_IRQ_DMA_CHANNEL_3_2 62
|
|
#define QORIQ_IRQ_DMA_CHANNEL_4_2 63
|
|
|
|
/** @} */
|
|
|
|
#define QORIQ_IRQ_EXT_BASE 64
|
|
|
|
#endif /* QORIQ_CHIP_VARIANT */
|
|
|
|
/**
|
|
* @defgroup QoriqInterruptExternal QorIQ - External Interrupt Sources
|
|
*
|
|
* @ingroup RTEMSBSPsPowerPCQorIQInterrupt
|
|
*
|
|
* @brief External interrupt sources.
|
|
*
|
|
* @{
|
|
*/
|
|
|
|
#define QORIQ_IRQ_EXT_0 (QORIQ_IRQ_EXT_BASE + 0)
|
|
#define QORIQ_IRQ_EXT_1 (QORIQ_IRQ_EXT_BASE + 1)
|
|
#define QORIQ_IRQ_EXT_2 (QORIQ_IRQ_EXT_BASE + 2)
|
|
#define QORIQ_IRQ_EXT_3 (QORIQ_IRQ_EXT_BASE + 3)
|
|
#define QORIQ_IRQ_EXT_4 (QORIQ_IRQ_EXT_BASE + 4)
|
|
#define QORIQ_IRQ_EXT_5 (QORIQ_IRQ_EXT_BASE + 5)
|
|
#define QORIQ_IRQ_EXT_6 (QORIQ_IRQ_EXT_BASE + 6)
|
|
#define QORIQ_IRQ_EXT_7 (QORIQ_IRQ_EXT_BASE + 7)
|
|
#define QORIQ_IRQ_EXT_8 (QORIQ_IRQ_EXT_BASE + 8)
|
|
#define QORIQ_IRQ_EXT_9 (QORIQ_IRQ_EXT_BASE + 9)
|
|
#define QORIQ_IRQ_EXT_10 (QORIQ_IRQ_EXT_BASE + 10)
|
|
#define QORIQ_IRQ_EXT_11 (QORIQ_IRQ_EXT_BASE + 11)
|
|
|
|
#define QORIQ_IRQ_IS_EXT(vector) \
|
|
((vector) >= QORIQ_IRQ_EXT_0 && (vector) <= QORIQ_IRQ_EXT_11)
|
|
/** @} */
|
|
|
|
/**
|
|
* @defgroup QoriqInterruptIPI QorIQ - Interprocessor Interrupts
|
|
*
|
|
* @ingroup RTEMSBSPsPowerPCQorIQInterrupt
|
|
*
|
|
* @brief Interprocessor interrupts.
|
|
*
|
|
* @{
|
|
*/
|
|
|
|
#define QORIQ_IRQ_IPI_BASE (QORIQ_IRQ_EXT_11 + 1)
|
|
#define QORIQ_IRQ_IPI_0 (QORIQ_IRQ_IPI_BASE + 0)
|
|
#define QORIQ_IRQ_IPI_1 (QORIQ_IRQ_IPI_BASE + 1)
|
|
#define QORIQ_IRQ_IPI_2 (QORIQ_IRQ_IPI_BASE + 2)
|
|
#define QORIQ_IRQ_IPI_3 (QORIQ_IRQ_IPI_BASE + 3)
|
|
|
|
/** @} */
|
|
|
|
/**
|
|
* @defgroup QoriqInterruptIPI QorIQ - Message Interrupts
|
|
*
|
|
* @ingroup RTEMSBSPsPowerPCQorIQInterrupt
|
|
*
|
|
* @brief Message interrupts.
|
|
*
|
|
* @{
|
|
*/
|
|
|
|
#define QORIQ_IRQ_MI_BASE (QORIQ_IRQ_IPI_3 + 1)
|
|
#define QORIQ_IRQ_MI_0 (QORIQ_IRQ_MI_BASE + 0)
|
|
#define QORIQ_IRQ_MI_1 (QORIQ_IRQ_MI_BASE + 1)
|
|
#define QORIQ_IRQ_MI_2 (QORIQ_IRQ_MI_BASE + 2)
|
|
#define QORIQ_IRQ_MI_3 (QORIQ_IRQ_MI_BASE + 3)
|
|
#define QORIQ_IRQ_MI_4 (QORIQ_IRQ_MI_BASE + 4)
|
|
#define QORIQ_IRQ_MI_5 (QORIQ_IRQ_MI_BASE + 5)
|
|
#define QORIQ_IRQ_MI_6 (QORIQ_IRQ_MI_BASE + 6)
|
|
#define QORIQ_IRQ_MI_7 (QORIQ_IRQ_MI_BASE + 7)
|
|
|
|
/** @} */
|
|
|
|
/**
|
|
* @defgroup QoriqInterruptIPI QorIQ - Shared Message Signaled Interrupts
|
|
*
|
|
* @ingroup RTEMSBSPsPowerPCQorIQInterrupt
|
|
*
|
|
* @brief Shared message signaled interrupts.
|
|
*
|
|
* @{
|
|
*/
|
|
|
|
#define QORIQ_IRQ_MSI_BASE (QORIQ_IRQ_MI_7 + 1)
|
|
#define QORIQ_IRQ_MSI_0 (QORIQ_IRQ_MSI_BASE + 0)
|
|
#define QORIQ_IRQ_MSI_1 (QORIQ_IRQ_MSI_BASE + 1)
|
|
#define QORIQ_IRQ_MSI_2 (QORIQ_IRQ_MSI_BASE + 2)
|
|
#define QORIQ_IRQ_MSI_3 (QORIQ_IRQ_MSI_BASE + 3)
|
|
#define QORIQ_IRQ_MSI_4 (QORIQ_IRQ_MSI_BASE + 4)
|
|
#define QORIQ_IRQ_MSI_5 (QORIQ_IRQ_MSI_BASE + 5)
|
|
#define QORIQ_IRQ_MSI_6 (QORIQ_IRQ_MSI_BASE + 6)
|
|
#define QORIQ_IRQ_MSI_7 (QORIQ_IRQ_MSI_BASE + 7)
|
|
|
|
/** @} */
|
|
|
|
/**
|
|
* @defgroup QoriqInterruptIPI QorIQ - Global Timer Interrupts
|
|
*
|
|
* @ingroup RTEMSBSPsPowerPCQorIQInterrupt
|
|
*
|
|
* @brief Global Timer interrupts.
|
|
*
|
|
* @{
|
|
*/
|
|
|
|
#define QORIQ_IRQ_GT_BASE (QORIQ_IRQ_MSI_7 + 1)
|
|
#define QORIQ_IRQ_GT_A_0 (QORIQ_IRQ_GT_BASE + 0)
|
|
#define QORIQ_IRQ_GT_A_1 (QORIQ_IRQ_GT_BASE + 1)
|
|
#define QORIQ_IRQ_GT_A_2 (QORIQ_IRQ_GT_BASE + 2)
|
|
#define QORIQ_IRQ_GT_A_3 (QORIQ_IRQ_GT_BASE + 3)
|
|
#define QORIQ_IRQ_GT_B_0 (QORIQ_IRQ_GT_BASE + 4)
|
|
#define QORIQ_IRQ_GT_B_1 (QORIQ_IRQ_GT_BASE + 5)
|
|
#define QORIQ_IRQ_GT_B_2 (QORIQ_IRQ_GT_BASE + 6)
|
|
#define QORIQ_IRQ_GT_B_3 (QORIQ_IRQ_GT_BASE + 7)
|
|
|
|
#define QORIQ_INTERRUPT_SOURCE_COUNT (QORIQ_IRQ_GT_B_3 + 1)
|
|
|
|
#define QORIQ_IS_INTERRUPT_SOURCE(vector) \
|
|
(((rtems_vector_number) (vector)) < QORIQ_INTERRUPT_SOURCE_COUNT)
|
|
|
|
#define QORIQ_IRQ_MSI_MULTIPLEX_BASE QORIQ_INTERRUPT_SOURCE_COUNT
|
|
|
|
#define QORIQ_IRQ_MSI_COUNT 256
|
|
|
|
#define QORIQ_IRQ_MSI_INDEX(vector) ((vector) - QORIQ_IRQ_MSI_MULTIPLEX_BASE)
|
|
|
|
#define QORIQ_IRQ_MSI_VECTOR(index) (QORIQ_IRQ_MSI_MULTIPLEX_BASE + (index))
|
|
|
|
#define QORIQ_IRQ_IS_MSI(vector) \
|
|
(QORIQ_IRQ_MSI_INDEX(vector) < QORIQ_IRQ_MSI_COUNT)
|
|
|
|
#define BSP_INTERRUPT_VECTOR_COUNT QORIQ_IRQ_MSI_VECTOR(QORIQ_IRQ_MSI_COUNT)
|
|
|
|
/** @} */
|
|
|
|
#endif /* QORIQ_IS_HYPERVISOR_GUEST */
|
|
|
|
/**
|
|
* @defgroup RTEMSBSPsPowerPCQorIQInterrupt QorIQ - Interrupt Support
|
|
*
|
|
* @ingroup RTEMSBSPsPowerPCQorIQ
|
|
*
|
|
* @brief Interrupt support.
|
|
*
|
|
* @{
|
|
*/
|
|
|
|
/*
|
|
* These are RTEMS API priority values, not PIC priority values. We have:
|
|
* 15 - API-priority == PIC-priority
|
|
*
|
|
* The API-priority value 15 (which is PIC-priority 0) effectively disables the
|
|
* interrupt.
|
|
*/
|
|
#define QORIQ_PIC_PRIORITY_LOWEST 14
|
|
#define QORIQ_PIC_PRIORITY_HIGHEST 0
|
|
#define QORIQ_PIC_PRIORITY_DISABLED 15
|
|
#define QORIQ_PIC_PRIORITY_INVALID 16
|
|
#define QORIQ_PIC_PRIORITY_DEFAULT 13
|
|
#define QORIQ_PIC_PRIORITY_IS_VALID(p) \
|
|
(((uint32_t) (p)) <= QORIQ_PIC_PRIORITY_DISABLED)
|
|
|
|
rtems_status_code qoriq_pic_msi_allocate(rtems_vector_number *vector);
|
|
|
|
rtems_status_code qoriq_pic_msi_free(rtems_vector_number vector);
|
|
|
|
rtems_status_code qoriq_pic_msi_map(
|
|
rtems_vector_number vector,
|
|
uint64_t *addr,
|
|
uint32_t *data
|
|
);
|
|
|
|
typedef enum {
|
|
QORIQ_EIRQ_TRIGGER_EDGE_FALLING,
|
|
QORIQ_EIRQ_TRIGGER_EDGE_RISING,
|
|
QORIQ_EIRQ_TRIGGER_LEVEL_LOW,
|
|
QORIQ_EIRQ_TRIGGER_LEVEL_HIGH,
|
|
} qoriq_eirq_sense_and_polarity;
|
|
|
|
/**
|
|
* @brief Change polarity and sense settings of external interrupts.
|
|
*
|
|
* NOTE: There are only very rare edge cases where you need this function.
|
|
*
|
|
* @a vector must be the vector number of an external interrupt.
|
|
*
|
|
* Use @a new_sense_and_polarity to select the new setting. If @a
|
|
* old_sense_and_polarity is not NULL, the old value is returned.
|
|
*
|
|
* @returns RTEMS_SUCCSSSFUL on sucess or other values for invalid settings.
|
|
*/
|
|
rtems_status_code qoriq_pic_set_sense_and_polarity(
|
|
rtems_vector_number vector,
|
|
qoriq_eirq_sense_and_polarity new_sense_and_polarity,
|
|
qoriq_eirq_sense_and_polarity *old_sense_and_polarity
|
|
);
|
|
|
|
/** @} */
|
|
|
|
#ifdef __cplusplus
|
|
}
|
|
#endif /* __cplusplus */
|
|
|
|
#endif /* LIBBSP_POWERPC_QORIQ_IRQ_H */
|